Pour augmenter les performances et la densité de ses puces, Huawei change d’approche. Au lieu de jouer sur la taille des transistors (les fameux nm), le fabricant prend de la hauteur et sépare son die en deux parties superposées avec sa technologie LogicFolding. Une première puce est prévue cette année et, d’ici 2031, Huawei compte rivaliser avec les procédés de gravure en 1,4 nm (ou 14 angström).

Huawei a présenté cette semaine sa « loi de Tau (τ), permettant des percées dans la densité des transistors et les performances du système », selon son communiqué. Il s’agit d’un...